¿Cuál es el propósito principal del lenguaje VHDL en el diseño digital?

VHDL ( VHSIC hardware lenguaje de descripción ) es un lenguaje de descripción de hardware utilizado en la automatización de diseño electrónico para describir digitales y de señal mixta (Sistemas embebidos) sistemas tales como matrices de puertas programables en  campo y circuitos integrados. VHDL también se puede utilizar como un propósito general lenguaje de programación paralela.

Historia

A partir de 1983, VHDL fue desarrollado por el Departamento de Defensa de Estados Unidos a finales de la década de los 70´s, con el fin de documentar el comportamiento de los ASICs que las empresas proveedoras fueron incluidos en el equipo. La norma MIL-STD-454N en el Requisito 64 en la sección 4.5.1  "documentación ASIC en VHDL" requiere explícitamente documentación de "dispositivos microelectrónicos" en VHDL.

La idea de ser capaz de simular los ASIC de la información contenida en esta documentación era tan evidente atractivo que los simuladores lógicos fueron desarrollados que podrían leer los archivos VHDL. El siguiente paso fue el desarrollo de la síntesis de la lógica herramientas que leen el VHDL, y la salida de una definición de la implementación física del circuito.

Debido al Departamento de Defensa que requiere tanto de la sintaxis como sea posible para basarse en Ada, con el fin de evitar la re-invención de conceptos que ya había sido probado a fondo en el desarrollo de Ada, VHDL inspira en gran medida del lenguaje de programación Ada , en tanto conceptos y sintaxis.

La versión inicial de VHDL, diseñado para IEEE estándar IEEE 1076-1987, incluida una amplia gama de tipos de datos, incluyendo numérica ( número entero y de bienes ), lógica ( bit y booleanos ), carácter y tiempo , además de las matrices de bits llama bit_vector y un arreglo de caracteres llamado string (cadena).

Un problema no resuelto por esta edición, sin embargo, era la "lógica de varios valores", donde una señal de la fuerza de accionamiento también se consideran (ninguno, débil o fuerte) y los valores desconocidos. Esto requiere el estándar IEEE 1164 , que define los tipos de lógica 9-valor:  escalar std_logic y su versión vector std_logic_vector . Al ser un subtipo resuelto de su std_Ulogic tipo padre, std_logic señales mecanografiado permiten la conducción múltiple para estructuras de bus de modelado, por lo que la función de resolución de conflictos de asignaciones conectado maneja adecuadamente.

El actualizado IEEE 1076 , en 1993, hecha la sintaxis más consistente, permite más flexibilidad en la denominación, extendido el charactertipo para permitir caracteres imprimibles ISO-8859-1, agregó el xnoroperador, etc.

Los cambios menores en la norma (2000 y 2002) añadieron la idea de tipos protegidos (similar al concepto de clase en C ++) y se eliminan algunas restricciones impuestas por las reglas de asignación de puertos.

Además de la norma IEEE 1164, se introdujeron varias normas niño para ampliar la funcionalidad de la lengua. Estándar IEEE 1076.2 añadió un mejor manejo de los tipos de datos reales y complejos. Estándar IEEE 1076.3 introdujo con y sin signo tipos para facilitar las operaciones aritméticas en vectores. IEEE 1076.1 (conocido como estándar VHDL-AMS ) proporcionado analógicas y de señal mixta extensiones de diseño de circuitos.

Algunas otras normas apoyan el uso más amplio de VHDL, especialmente VITAL (Iniciativa VHDL Hacia ASIC Bibliotecas) y microondas extensiones de diseño de circuitos.

En junio de 2006, el Comité Técnico de VHDL Accellera (delegada por el IEEE para trabajar en la próxima actualización de la norma), aprobado por el así llamado Proyecto 3.0 de VHDL-2006.

Manteniendo al mismo tiempo la plena compatibilidad con versiones anteriores, esta norma propuesta ofrece numerosas extensiones que hacen que la escritura y la gestión de código VHDL más fácil. Los cambios clave incluyen la incorporación de las normas de niño (1164, 1076.2, 1076.3) en el estándar principal 1076, un conjunto extendido de operadores, la sintaxis más flexible del caso y generan estados, la incorporación de VHPI (VHDL Interfaz de Procedimiento) (interfaz para C / C ++ idiomas ) y un subconjunto de PSL ( propiedad Language Specification ). Estos cambios deberían mejorar la calidad de código VHDL sintetizable, hacer bancos de pruebas más flexible, y permitir un uso más amplio de VHDL para descripciones de los niveles del sistema.

En febrero de 2008, aprobó Accellera VHDL 4.0 también conocida informalmente como VHDL 2008, que se dirigió a más de 90 los problemas detectados durante el período de prueba para la versión 3.0 y incluye mejores tipos genéricos. En 2008, lanzó Accellera VHDL 4.0 de la IEEE para la votación para su inclusión en la norma IEEE 1076-2008. El VHDL estándar IEEE 1076-2008 fue publicado en enero de 2009.

Normalización

El IEEE Standard 1076 define el VHSIC hardware lenguaje de descripción o VHDL. Originalmente fue desarrollado bajo contrato F33615-83-C-1003 de la Fuerza Aérea de Estados Unidos otorgado en 1983 a un equipo con Intermetrics, Inc. como expertos de la lengua y el contratista principal, con Texas Instruments como chips y expertos en diseño de IBM como el diseño del sistema informático expertos. El lenguaje ha sido sometido a numerosas revisiones y tiene una variedad de sub-estándares asociados a ella que aumente o lo extienden de manera importante.

1076 fue, y sigue siendo un hito en el diseño de sistemas electrónicos.

Las revisiones

• IEEE 1076-1987 Primera revisión estandarizada de ver 7.2 de la lengua de la Fuerza Aérea de los Estados Unidos.
• IEEE 1076-1993 (también publicado con ISBN  1-55937-376-8 ) Mejoras significativas resultantes de varios años de retroalimentación. Probablemente la versión más ampliamente utilizado con el mayor soporte de herramientas vendedor.
• IEEE 1076-2000 revisión menor. Introduce el uso de tipos protegidos .
• IEEE 1076-2002 revisión menor de 1076-2000. Las reglas con respecto a amortiguar los puertos están relajados.
  • IEC 61691-1-1: 2004 IEC adopción de IEEE 1076-2002
• IEEE 1076-2008 (anteriormente denominado 1076-200x) Revisión en profundidad publicado el 2009-01-26. Entre otros cambios, esta norma incorpora un subconjunto básico de PSL, permite a los genéricos en los paquetes y subprogramas e introduce el uso de nombres externos .
  • IEC 61691-1-1: 2011 IEC adopción de IEEE 1076-2008
  • 
    

Normas relacionadas

• IEEE 1076.1 VHDL analógicos y de señal mixta ( VHDL-AMS )
• IEEE 1076.1.1 Paquetes VHDL-AMS estándar (stdpkgs)
• IEEE 1076.2 VHDL paquete de matemáticas
• IEEE 1076.3 VHDL paquete Síntesis (vhdlsynth) ( numeric_std )
• IEEE 1076.3 VHDL paquete Síntesis - Floating Point (fphdl)
• IEEE 1076.4 Timing (Iniciativa VHDL Hacia ASIC Bibliotecas: vital)
• IEEE 1076.6 VHDL Síntesis Interoperabilidad
• IEEE 1164 VHDL varios valores lógicos (std_logic_1164) Paquetes

enlaces externos

Wikimedia Commons alberga contenido multimedia sobre VHDL .

El Wikibook lógico programable tiene una página sobre el tema de: VHDL

• Sitio web oficial Análisis VHDL y el Grupo de Normalización (VASG)